MLAB wiki

Máte načtenou starší verzi dokumentu! Pokud ji uložíte, vytvoříte tím novou aktuální verzi.

====== Analogově digitální převodník ADCdual01A ======

Rychlý dvou-kanálový analogově digitální převodník. Vstupní konektory jsou diferenciální SATA se řízenou impedancí.
Výstupním konektorem je sério-paralelní LVDS výstup na diferenční konektor.

Možné konektory pro diferenční signály jsou:

* [[http://en.wikipedia.org/wiki/Hdmi|HDMI]]
  * [[http://en.wikipedia.org/wiki/Serial_attached_SCSI#Connectors|SAS]]/[[http://en.wikipedia.org/wiki/Serial_ATA|SATA]]
  * [[http://en.wikipedia.org/wiki/Display_port|DisplayPort]]

===== Konstrukce modulu =====

===== Plán realizace =====

Celá konstrukce "Digitalizační jednotka  radioastronomického přijímače" nebo  
"Radioastronomy receiver digitalization unit" by měla být koncipována tak, aby byla vhodná pro co nejuniverzálnější digitalizaci signálů z radioastronomických přijímačů. Její plánované využití je například pro systém stanic [[cs:aras|ARAS]], kde je potřebné vyřešit problém digitalizace signálu z anténního pole.

Důležitými parametry na které je potřeba se při konstrukci zaměřit jsou:

* Dynamický rozsah
  * Fázová stabilita mezi jednotlivými kanály
  * šum 
  * Vzorkovací jitter.

Aktuálně je tento problém řešen na profesionální úrovní proprietárními digitalizačními jednotkami (([[http://arxiv.org/abs/1305.3550|LOFAR]])), nebo v amatérských podmínkách soustavou vícekanálových zvukových karet (([[http://fringes.org/|Fringe Dwellers "Simple"]]))(([[http://radiojove.gsfc.nasa.gov/|Radio JOVE Project]]))

==== Konstrukce funkčního vzoru ====

V první fázi bude navrhnut a zkonstruován funkční vzor zařízení. K tomuto účelu bude využita již dostupná vývojová deska s FPGA [[http://www.xilinx.com/products/boards-and-kits/EK-V6-ML605-G.htm|ML605]].
Na tuto vývojovou desku budou navrženy redukční moduly s konektory, které umožní přípojení ADC mimo skříň počítače (neboť v prostředí skříně počítače není možné realizovat analogové obvody bez využití masivních odrušovacích technik). Na tyto přechodové moduly budou umístěny konektory vhodné pro vedení diferenčních signálů kabelem. Je navíc možné, že mezi vývody FPGA a kabelovým konektorem bude muset být umístěn výkonový buďič sběrníce, aby byla zachována dostatečná integrita signálů vedených kabely.

V ideálním případě by bylo vhodné, aby počet převodníků mohl být různý. A škálovatelný po dvojici kanálů (efektivně jde o škálování na počet přijímačů).

=== Výběr ADC ===

Na výběru ADC závisí konkrétní formát signálů, který bude veden do FPGA. Formátů, které poskytují dostupné ADC je několik:

* DDR LVDS
  * JEDEC 204B
  * JESD204A
  * LVDS
  * Serdes
  * serial LVDS

Zatím nejperspektivnější se zdá být použití rozhraní serial LVDS, které potřebuje nejméně differenčních signálových párů, což zjednodušuje konstrukci. (([[http://www.ti.com/lit/pdf/snaa110|Data Converter Serial LVDS Interface Improves Board Routing]]))

Pro realizaci digitalizačního modulu jsou z analogové stránky konstrukce zvláště výhodné obvody typu Ultrasound AFE. Například [[http://www.ti.com/product/afe5801|AFE5801]], které kromě samotného ADC mají již integrované vstupní zesilovače a analogové filtry. Jejich nevýhodou je ale menší bitové rozlišení obvykle 12bit a nemožnost škálovatelnosti jinak než po 4 přijímačích (8 analogových kanálů).

==== Návrh prototypu ====

Paralelně s testováním vlastností funkčního vzoru bude vytvářen návrh výsledné konstrukce, která bude realizována v podobě prototypu až po ověření vlastností funkčního vzoru. Hlavní změnou v této konstrukci oproti funkčnímu vzoru bude návrh [[cs:s6an|vlastní desky s FPGA]], která bude poskytovat rozhraní PCI Express pro vstupní moduly ADC, které pravděpodobně zůstanou nezměněny, nebo na nich budou opraveny případné chyby.  Moduly ADC se budou dále propojovat s FPGA kabely vhodnými pro vedení differenčních signálů z důvodu zabezpečení lepší RF izolace mezi digitální a analogovou částí zpracování signálu.  Užitečnou vlastností této desky s FPGA by byla kompatibilita s modulem [[cs:tbpcie|TBPCIE01A]], který by umožnil připojení FPGA do PC externě přes rozhraní Thunderbolt, které by umožnilo ještě větší variabilitu celé konstrukce digitalizéru  a usnadnílo vyvedení diferenčních signálů mimo skříň počítače. Ze softwarového pohledu by driver FPGA měl zůstat téměř nezměněný, díky zachování rozhraní PCI Express v obou případech.

===== Softwarová implementace =====

Cíle softwarového zpracování:

* Získání surového záznamu pro pozdější offline zpracování
  * Detekce zajímavych radioastronomických událostí
  * Redukce toku dat

Softwarová implementace zahrnuje dva úkoly jedním je realizace řadiče DMA  na FPGA, který umožní přenos dat z FPGA do paměti počítače a jejich další zpracování.

Druhým problémem je realizace driveru na straně PC, který umožní rekonstrukci původního RF signálu z dat přenesených do DMA pro jejich další zpracování nadřazenými aplikacemi.

Obecným problémem této konstrukce bude nutnost masivní redukce datového toku, která však může být řešena až v pozdější aplikační fázi. Potřebný výpočetní výkon pak může být získán jednak úpravou schéma v FPGA. které bude provádět předzpracování signálu (např, filtrace, decimace) a dále pak například využitím GPU v PC, která může řešit paralelní operace jako například korelaci kanálů.

Vyplňte, prosím, všechna písmena v poli, abyste dokázali, že nejste robot. X Z N C O Ponechte prosím toto pole prázdné:

Komentář k úpravám

Poznámka: Tím, že editujete tuto stránku, souhlasíte, aby váš obsah byl licencován pod následující licencí: CC Attribution-Noncommercial-Share Alike 4.0 International