Stránka je zamknutá

Tato stránka je právě zamknutá pro úpravy jiným uživatelem. Musíte počkat, než onen uživatel dokončí své úpravy nebo než tento zámek vyprší.

Právě zamknuto: 216.73.216.11
Zámek vyprší: 2025/11/24 00:06 (2 min)

Tato stránka je pouze pro čtení. Můžete si pouze prohlédnout zdrojový kód, ale ne ho měnit. Zeptejte se správce, pokud si myslíte, že něco není v pořádku.



===== Routování VHDL =====

Pro vytváření schéma v FPGA je aktuálně nutné využít software od Xilinx. Jeho instalační soubory jsou  [[http://www.xilinx.com/support/download/index.html/content/xilinx/en/downloadNav/design-tools.html|dostupné pro různé platformy]].

Je však vhodné zmínit, že pro instalaci tohoto typu softwaru potřebujete minimálně 20 GB volného místa na systémovém disku.  

==== Linux ====

Instalaci spustíme po rozbalení staženého archivu spuštěním instalačního skriptu z příkazové řádky:

  sudo ./xsetup

Pro instalaci freeware verze routeru zvolíme pro instalaci produkt "WebPack". Na konci instalace bude požadován licenční soubor, který lze získat ve svém profilu na webu Xilinx. 

Po dokončení instalace je vhodné správně nastavit systémové proměnné PATH 

   source settings64.sh
   
Skript //settings64.sh//  najdeme společně mezi skripty pro 32 bit achitektury v umístění, kam byl Xilinx ISE nainstalován. např. ///software/Xilinx_ISE/14.6/ISE_DS///

Následsně lze Xilinx ISE Project navigator spustit příkazem:

  ise

Pro vyzkoušení fungování překladu pak otevřeme nějaký jednodušší projekt. Například [[cs:atomiccounter|Atomový čítač]], nebo některou demonstrační konstrukci z dokumentační složky modulu.
===== Nahrávání schéma =====

==== Xilinx Virtual Cable ====

==== JTAGFT2232V02A (Bus Blaster V4) ====

http://xc3sprog.sourceforge.net/