Stránka je zamknutá

Tato stránka je právě zamknutá pro úpravy jiným uživatelem. Musíte počkat, než onen uživatel dokončí své úpravy nebo než tento zámek vyprší.

Právě zamknuto:
Zámek vyprší: 2025/03/14 19:51 (15 min)

Máte načtenou starší verzi dokumentu! Pokud ji uložíte, vytvoříte tím novou aktuální verzi.

====== Programavání hradlových polí FPGA ======

===== Routování VHDL =====

Pro vytváření schéma v FPGA je aktuálně nutné využít software od Xilinx. Jeho instalační soubory jsou  [[http://www.xilinx.com/support/download/index.html/content/xilinx/en/downloadNav/design-tools.html|dostupné pro různé platformy]].

Je však vhodné zmínit, že pro instalaci tohoto typu softwaru potřebujete minimálně 20 GB volného místa na systémovém disku.

==== Linux ====

Instalaci spustíme po rozbalení staženého archivu spuštěním instalačního skriptu z příkazové řádky:

sudo ./xsetup

Pro instalaci freeware verze routeru zvolíme pro instalaci produkt "WebPack". Na konci instalace bude požadován licenční soubor, který lze získat ve svém profilu na webu Xilinx.

Po dokončení instalace je vhodné správně nastavit systémové proměnné PATH

source settings64.sh

Skript //settings64.sh//  najdeme společně mezi skripty pro 32 bit achitektury v umístění, kam byl Xilinx ISE nainstalován. např. ///software/Xilinx_ISE/14.6/ISE_DS///

Následsně lze Xilinx ISE Project navigator spustit příkazem:

ise

Pro vyzkoušení fungování překladu pak otevřeme nějaký jednodušší projekt. Například [[cs:acounter|Atomový čítač]], nebo některou demonstrační konstrukci z dokumentační složky modulu.

===== Nahrávání schéma do FPGA =====

==== Xilinx Virtual Cable ====

[[cs:xvc_ft220x|Xilinx Virtual Cable]] je metoda spočívající v tom, že vývojové nástroje přesměrovávají komunikaci s JTAG programovacím kabelem přes TCP/IP síť. Na druhé straně sítě běží obslužný program, který zajišťuje provádění JTAG příkazů prostřednictvím (nějakého) hardwaru připojeného ke vzdálenému systému. Síťový protokol je dokumentovaný a jeho podpora je vestavěna ve vývojovém balíku ISE pro práci s FPGA a CPLD firmy Xilinx. Lze tak snadno realizovat navázání vlastní varianty JTAG rozhraní do standardních vývojových nástrojů (ISE i ChipScope).

==== JTAGFT2232V02A (Bus Blaster V4) ====

http://xc3sprog.sourceforge.net/

Vyplňte, prosím, všechna písmena v poli, abyste dokázali, že nejste robot. P E G Y B Ponechte prosím toto pole prázdné:

Komentář k úpravám

Poznámka: Tím, že editujete tuto stránku, souhlasíte, aby váš obsah byl licencován pod následující licencí: CC Attribution-Noncommercial-Share Alike 4.0 International