Stránka je zamknutá

Tato stránka je právě zamknutá pro úpravy jiným uživatelem. Musíte počkat, než onen uživatel dokončí své úpravy nebo než tento zámek vyprší.

Právě zamknuto: 3.133.116.221
Zámek vyprší: 2025/05/11 16:11 (7 min)

Tato stránka je pouze pro čtení. Můžete si pouze prohlédnout zdrojový kód, ale ne ho měnit. Zeptejte se správce, pokud si myslíte, že něco není v pořádku.

====== S3AN01A ======

Modul s hradlovým polem optimalizovaný primárně pro školní účely, začátky programování hradlového pole, dekodérů, kodérů čítačů atd. 

Používá FPGA XILINX Spartan 3AN. 


===== Routování VHDL =====

Pro vytváření schéma v FPGA je aktuálně nutné využít software od Xilinx. Jeho instalační soubory jsou  [[http://www.xilinx.com/support/download/index.html/content/xilinx/en/downloadNav/design-tools.html|dostupné pro různé platformy]].

Je však vhodné zmínit, že pro instalaci tohoto typu softwaru potřebujete minimálně 20 GB volného místa na systémovém disku.  

==== Linux ====

Instalaci spustíme po rozbalení staženého archivu spuštěním instalačního skriptu z příkazové řádky:

  sudo ./xsetup

Pro instalaci freeware verze routeru zvolíme pro instalaci produkt "WebPack". Na konci instalace bude požadován licenční soubor, který lze získat ve svém profilu na webu Xilinx. 

Po dokončení instalace je vhodné správně nastavit systémové proměnné PATH 

   source settings64.sh
   
Skript //settings64.sh//  najdeme společně mezi skripty pro 32 bit achitektury v umístění, kam byl Xilinx ISE nainstalován. např. ///software/Xilinx_ISE/14.6/ISE_DS///

Následsně lze Xilinx ISE Project navigator spustit příkazem:

  ise

Pro vyzkoušení fungování překladu pak otevřeme nějaký jednodušší projekt. Například [[cs:atomiccounter|Atomový čítač]], nebo některou demonstrační konstrukci z dokumentační složky modulu.
===== Nahrávání schéma =====

==== Xilinx Virtual Cable ====

==== JTAGFT2232V02A (Bus Blaster V4) ====

==== Náměty na vylepšení ====

  * Odebrat periferie, zjednodušit modul a zmenšit jeho plochu.
  * Přidat více diferenciálních výstupů na SATA konektory (použít správné pouzdro SATA konektorů)
  * Přidat možnost osazení terminačních odporů na LVPECL a LVDS.

==== Cíle dalšího modulu s FPGA ====
  * Modul má být použit do konstrukcí, ve kterých nestačí rychlost interních periferií jednočipových uC
  * Cena modulu má být nízká, protože není určen pro vývoj, ale pro aplikaci zapojení, které se otestuje na modulu S3AN01B
  * Propojení s jinými rychlými moduly MLABu by mělo být přes SATA konektory (je třeba zvážit SMA konektor pro možnost připojení nediferenčních signálů. 
  * Pro rychlé signály musí být použito LVDS a LVPECL (kvůli kompatibilitě se starými moduly musíme podporovat oboje)
  * Předpokládá se připojení pouze na signály do 3,3V
  * Možná aplikace je například řízení CCD snímače, nebo připojení rychlého ADC a interface do PC. Například modulu [[cs:tbpcie|TBPCIE01A]]. Ve všech případech je potřeba připojovat rychlé (~1 GHz) diferenční signály a pomalé asymetrické signály (<200 MHz).