MLAB wiki

Máte načtenou starší verzi dokumentu! Pokud ji uložíte, vytvoříte tím novou aktuální verzi.

====== SDR přijímač SDRX02B ======

Na rozdíl od starší konstrukce SDR přijímače [[cs:sdrx|SDRX01B]] by nová konstrukce měla umožnit zpracovávat signály o velké šířce pásma řádově jednotek až desítek MHz ze škálovatelného počtu kanálů.

{{:cs:sdr:coherent_uhf_sdr_receiver.png?650|Bokové schéma přijímače}}
 
Blokové schéma obsahuje kromě přijímacích větví z anténního pole ještě přijímací větev referenčního GNSS signálu, který slouží k získání přesného času a frekvenčních korekcí.
===== Kvadraturní směšovač =====

===== Analogově digitální převodník =====

Pro digitalizaci je možné využít rychlé ADC moduly [[cs:adcdual|]], pro jednokanálový příjem, nebo [[cs:adcoctospi|]]. Tyto moduly by v konstrukci měly být vzájemně komplementární.

===== Generátor hodinového signálu =====

[[cs:clkgen|Generátor hodinového signálu]] je potřebný k vytváření vzorkovacího kmitočtu ADC a dále pro generování signálů pro spínané směšovače. V původních konstrukcích byla tato úloha řešena použitím [[cs:gpsdo|GPS disciplinovaného oscilátoru]] využívajícího standardní [[cs:gps|GPS přijímač]]. Toto řešení je však závislé na algoritmech zpracování signálu v použitém přijímači. Pro staniční stacionární aplikace je však vhodnější hodinový signál generovat volně běžícím oscilátorem s nízkým šumem. A pouze zaznamenávat jeho dlouhodobé frekvenční chyby.  
Tím je dosaženo stabilnějších parametrů oscilátoru. Je však potřeba vyřešit [[cs:gnss|softwarové zpracování GNSS]].

===== Výpočetní jednotka =====

Potřebné parametry výpočetní jednotky jsou.

* Možnost integrace s FPGA
    * Vstup pro 10 differenčních LVDS párů s bitovou rychlostí 200MHz a více. 
    * Implementace DSP filtrů v FPGA
    * Datová propustnost do paměti minimálně 40MB/s na jeden kanál resp. anténu přijímače.
  * CPU jednotka na které běží Linux, pokud možno v co nejstandardnější konfiguraci
  * Výpočetní jednotka musí mít [[cs:spi|SPI]], nebo [[cs:i2c|I²C]] rozhraní pro konfiguraci ADC a dalších komponent přijímače.
  * Alespoň 1GB RAM operační pamětí (Limituje běh [[cs:sw:gnuradio|GNURadia]])
  * Alespoň 1GHz CPU a minimálně jedno jádro. 
  * 1Gbit Ethernet rozhraní
  * Přechodné uložiště pro data - řadič pro SDkartu, SATA rozhraní.

Zatím se předpokládá využití jednodeskového počítače [[cs:parallella]] přímo připojeného na ADC. Spojení bude opět realizováno SATA kabely připojenými přes redukční desku [[cs:BTH2DIFF]]

Vyplňte, prosím, všechna písmena v poli, abyste dokázali, že nejste robot. G J U N J Ponechte prosím toto pole prázdné:

Komentář k úpravám

Poznámka: Tím, že editujete tuto stránku, souhlasíte, aby váš obsah byl licencován pod následující licencí: CC Attribution-Noncommercial-Share Alike 4.0 International