MLAB wiki

Uživatelské nástroje

Nástroje pro tento web

Historie:
cs:adcdual

Rozdíly

Zde můžete vidět rozdíly mezi vybranou verzí a aktuální verzí dané stránky.

Odkaz na výstup diff

Obě strany předchozí revizePředchozí verze
Následující verze		Předchozí verze
Poslední revizeObě strany příští revize
cs:adcdual [2014/04/27 22:10] – [Výběr ADC] kaklikcs:adcdual [2017/06/07 09:46] – [Výběr ADC] kaklik
Řádek 1: Řádek 1:
-====== Analogově digitální převodník ADCdual01A ======+====== Analogově digitální převodník - ADCdual01A ======
  
 Rychlý dvou-kanálový analogově digitální převodník. Vstupní konektor je diferenciální SATA jeden pro oba analogové kanály. Rychlý dvou-kanálový analogově digitální převodník. Vstupní konektor je diferenciální SATA jeden pro oba analogové kanály.
-Výstupním konektorem je sério-paralelní LVDS výstup na diferenční konektor. +Výstupním konektorem je sério-paralelní LVDS výstup na diferenční SATA konektor. 
  
 +
 +{{:cs:modules:adc:adcdual01a_bottom_big.jpg?600|}}
 +
 +{{:cs:modules:adc:adcdual01a_top_big.jpg?600|}}
  
 ===== Rozhraní modulu ===== ===== Rozhraní modulu =====
Řádek 9: Řádek 13:
 ==== Vzorkovací hodiny ==== ==== Vzorkovací hodiny ====
  
-Modul bude připojen k centrálním hodinám stejným pro všechny digitalizační obvody. Tyto hodiny budou odvozeny přes [[cs:clkhub]] a FPGA z lokálního disciplinovaného oscilátoru. Tento signál bude do modulu přiveden SATA kabelem na SATA konektor.+Modul předpokládá připojení k centrálním hodinám stejným pro všechny digitalizační obvody. Tyto hodiny budou odvozeny přes [[cs:clkhub]] a z [[cs:gpsdo|lokálního disciplinovaného oscilátoru]]. Tento signál musí být do modulu přiveden SATA kabelem na SATA konektor ENC.
  
 ==== Datový výstup ADC ==== ==== Datový výstup ADC ====
  
-Datový výstup ADC bude připojen k FPGA, ve kterém bude prováděno základní zpracování signálu. Vzhledem k tomu, že ADC má nastavitelnou bitovou šířku výstupní sběrnice, tak výstupními konektory jsou opět SATA konektory symetricky rozdělené tak, že na každém z nich je vždy jeden bit z každého kanálu ADC. +Datový výstup ADC předpokládá připojeni k FPGA, ve kterém bude prováděno základní zpracování signálu. Vzhledem k tomu, že ADC má nastavitelnou bitovou šířku výstupní sběrnice, tak výstupními konektory jsou opět SATA konektory symetricky rozdělené tak, že na každém z nich je vždy jeden bit z každého kanálu ADC. 
  
-Pro připojení pak bude použit miniSAS-SATA kabel. Jehož konektory na straně SATA se rozdělí podle požadované rychlosti vzorkování a počtu ADC mezi jednotlivé moduly ADC (zvětšení bitové šířky sběrnice sníží potřebnou bitovou rychlost přenosu.)+Pro připojení může být použit miniSAS-SATA kabel. Jehož konektory na straně SATA se rozdělí podle požadované rychlosti vzorkování a počtu ADC mezi jednotlivé moduly ADC (zvětšení bitové šířky sběrnice sníží potřebnou bitovou rychlost přenosu.)
  
 {{:cs:fpga:minisas_sata4x.jpeg?300|Ukázka miniSAS-SATA kabelu}} {{:cs:fpga:minisas_sata4x.jpeg?300|Ukázka miniSAS-SATA kabelu}}
  
-Na desce s FPGA je tedy potřeba miniSAS konektor, do kterého bude agregováno několik SATA kabelů. +Na desce s FPGA je tedy potřeba miniSAS konektor, nebo několik SATA konektorů do kterých agregováno několik SATA kabelů. 
  
 ===== Použití modulu ===== ===== Použití modulu =====
Řádek 25: Řádek 29:
 Plánované využití je například pro systém stanic [[cs:aras|ARAS]], kde je potřebné vyřešit problém digitalizace signálu z anténního pole. Plánované využití je například pro systém stanic [[cs:aras|ARAS]], kde je potřebné vyřešit problém digitalizace signálu z anténního pole.
  
-Důležitými parametry na které bylo v konstrukci pamatováno jsou.+Důležitými parametry které byly v konstrukci uvažovány jsou.
  
   * Dynamický rozsah > 80 dB   * Dynamický rozsah > 80 dB
Řádek 32: Řádek 36:
   * Vzorkovací jitter < 100m   * Vzorkovací jitter < 100m
  
-Aktuálně je tento problém řešen na profesionální úrovní proprietárními digitalizačními jednotkami (([[http://arxiv.org/abs/1305.3550|LOFAR]])), nebo v amatérských podmínkách soustavou vícekanálových zvukových karet (([[http://fringes.org/|Fringe Dwellers "Simple"]]))(([[http://radiojove.gsfc.nasa.gov/|Radio JOVE Project]]))+Aktuálně je tento problém řešen na profesionální úrovní proprietárními digitalizačními jednotkami (([[http://arxiv.org/abs/1305.3550|LOFAR]])), nebo v amatérských podmínkách soustavou vícekanálových zvukových karet (([[http://fringes.org/|Fringe Dwellers "Simple"]]))(([[http://radiojove.gsfc.nasa.gov/|Radio JOVE Project]])). 
  
 === Výběr ADC === === Výběr ADC ===
Řádek 47: Řádek 51:
 Zatím nejperspektivnější je použití serial LVDS, které potřebuje nejméně differenčních signálových párů, což zjednodušuje konstrukci. (([[http://www.ti.com/lit/pdf/snaa110|Data Converter Serial LVDS Interface Improves Board Routing]])) Zatím nejperspektivnější je použití serial LVDS, které potřebuje nejméně differenčních signálových párů, což zjednodušuje konstrukci. (([[http://www.ti.com/lit/pdf/snaa110|Data Converter Serial LVDS Interface Improves Board Routing]]))
  
-Pro realizaci digitalizačního modulu jsou z analogové stránky konstrukce zvláště výhodné obvody typu Ultrasound AFE. Například [[http://www.ti.com/product/afe5801|AFE5801]], které kromě samotného ADC mají již integrované vstupní zesilovače a analogové filtry. Jejich nevýhodou je ale menší bitové rozlišení obvykle 12bit a nemožnost škálovatelnosti jinak než po 4 přijímačích (8 analogových kanálů). +Pokud omezíme výběr ADC požadavkem na sériový LVDS výstup pro každý kanál ADC zvlášť, tak zbude pouze několik vhodných obvodů. Neboť Texas Instruments vubec takto rychlé prevodniky v 16 bit nevyrábí, a ani jejich pomalejsi nemaji LVDS vystup. Analog Devices naopak neposkytuje ADC se seriovým výstupem dat s bitovou šířkou rozhraní menší než 4bit/kanál.
- +
-Pokud omezíme výběr ADC požadavkem na sériový LVDS výstup pro každý kanál ADC zvlášť, tak zbyde pouze několik vhodných obvodů. Neboť Texas Instruments vubec takto rychlé prevodniky v 16 bit nevyrábí, a ani jejich pomalejsi nemaji LVDS vystup. Analog Devices naopak neposkytuje ADC se seriovým výstupem dat s bitovou šířkou rozhraní menší než 4bit/kanál.+
 Na výběr je tak pouze od firmy Linear technology. A to z těchto Na výběr je tak pouze od firmy Linear technology. A to z těchto
 modelů; bud [[http://www.linear.com/product/LTC2271|LTC2271]] modelů; bud [[http://www.linear.com/product/LTC2271|LTC2271]]
 A nebo některý ze série [[http://www.linear.com/product/LTC2191|LTC2190-2195]]. A nebo některý ze série [[http://www.linear.com/product/LTC2191|LTC2190-2195]].
  
- 
-<WRAP todo round> 
-Doplnit tabulku s porovnáním jednotlivých ADC od LT. 
-</WRAP> 
  
 Jak je vidět, tak celá tato série ADC od Linear technology je víceméně stejná (dokonce jsou převodníky i Jak je vidět, tak celá tato série ADC od Linear technology je víceméně stejná (dokonce jsou převodníky i
Řádek 65: Řádek 63:
 Všechny převodníky této kategorie jsou taky určitým způsobem Všechny převodníky této kategorie jsou taky určitým způsobem
 konfigurovatelné. A všechny ADC této kategorie (i jiné než od Linear Technology )mají pro konfiguraci rozhraní SPI. konfigurovatelné. A všechny ADC této kategorie (i jiné než od Linear Technology )mají pro konfiguraci rozhraní SPI.
- 
- 
-==== Návrh prototypu ==== 
- 
-Paralelně s testováním vlastností funkčního vzoru bude vytvářen návrh výsledné konstrukce, která bude realizována v podobě prototypu až po ověření vlastností funkčního vzoru. Hlavní změnou v této konstrukci oproti funkčnímu vzoru bude návrh [[cs:s6an|vlastní desky s FPGA]], která bude poskytovat rozhraní PCI Express pro vstupní moduly ADC, které pravděpodobně zůstanou nezměněny, nebo na nich budou opraveny případné chyby.  Moduly ADC se budou dále propojovat s FPGA kabely vhodnými pro vedení differenčních signálů z důvodu zabezpečení lepší RF izolace mezi digitální a analogovou částí zpracování signálu.  Užitečnou vlastností této nové desky s FPGA by byla kompatibilita s modulem [[cs:tbpcie|TBPCIE01A]], který by umožnil připojení FPGA do PC externě přes rozhraní Thunderbolt, které by umožnilo ještě větší variabilitu celé konstrukce digitalizéru  a usnadnílo vyvedení diferenčních signálů mimo skříň počítače. Ze softwarového pohledu by driver FPGA měl zůstat téměř nezměněný, díky zachování rozhraní PCI Express v obou případech.  
- 
  
 ===== Související stránky ===== ===== Související stránky =====
cs/adcdual.txt · Poslední úprava: 2017/06/07 09:46 (upraveno mimo DokuWiki)