MLAB wiki

Máte načtenou starší verzi dokumentu! Pokud ji uložíte, vytvoříte tím novou aktuální verzi.

====== Analogově digitální převodník ADCdual01A ======

Rychlý dvou-kanálový analogově digitální převodník. Vstupní konektor je diferenciální SATA jeden pro oba analogové kanály.
Výstupním konektorem je sério-paralelní LVDS výstup na diferenční konektor.

===== Konstrukce modulu =====

Modul je koncipován v klasickém provedení s rohovými šrouby pro upevnění na základní desku

==== Připojení ADC ====

=== Vzorkovací hodiny ===

Modul bude připojen k centrálním hodinám stejným pro všechny digitalizační obvody. Tyto hodiny budou odvozeny přes [[cs:clkhub]] a FPGA z lokálního disciplinovaného oscilátoru.

Tento signál bude do modulu přiveden SATA kabelem na SATA konektor.

=== Datový výstup ADC ===

Datový výstup ADC bude připojen k FPGA, ve kterém bude prováděno základní zpracování signálu. Vzhledem k tomu, že ADC má nastavitelnou bitovou šířku výstupní sběrnice, tak výstupními konektory budou opět SATA konektory symetricky rozdělené tak, že na každém z nich bude vždy jeden bit z každého kanálu ADC.

Pro připojení pak bude použit miniSAS-SATA kabel. Jehož konektory na straně SATA se rozdělí podle požadované rychlosti vzorkování a počtu ADC mezi jednotlivé moduly ADC (zvětšení bitové šířky sběrnice sníží potřebnou bitovou rychlost přenosu.)

Na desce s FPGA je tedy potřeba miniSAS konektor, do kterého bude agregováno několik SATA kabelů. 
miniSAS konektory se na rozdíl od SATA konektorů vyrábějí pouze v provedení SMT. A mají kovové krycí stínění.

===== Plán realizace =====

Celá konstrukce "Digitalizační jednotka  radioastronomického přijímače" nebo  
"Radioastronomy receiver digitalization unit" by měla být koncipována tak, aby byla vhodná pro co nejuniverzálnější digitalizaci signálů z radioastronomických přijímačů. Její plánované využití je například pro systém stanic [[cs:aras|ARAS]], kde je potřebné vyřešit problém digitalizace signálu z anténního pole.

Důležitými parametry na které je potřeba se při konstrukci zaměřit jsou:

* Dynamický rozsah > 80 dB
  * Fázová stabilita mezi jednotlivými kanály 
  * šum 
  * Vzorkovací jitter < 100m

Aktuálně je tento problém řešen na profesionální úrovní proprietárními digitalizačními jednotkami (([[http://arxiv.org/abs/1305.3550|LOFAR]])), nebo v amatérských podmínkách soustavou vícekanálových zvukových karet (([[http://fringes.org/|Fringe Dwellers "Simple"]]))(([[http://radiojove.gsfc.nasa.gov/|Radio JOVE Project]]))

==== Konstrukce funkčního vzoru ====

V první fázi bude navrhnut a zkonstruován funkční vzor zařízení. K tomuto účelu bude využita již dostupná vývojová deska s FPGA [[http://www.xilinx.com/products/boards-and-kits/EK-V6-ML605-G.htm|ML605]].
Na tuto vývojovou desku budou navrženy redukční moduly s konektory, které umožní přípojení ADC mimo skříň počítače (neboť v prostředí skříně počítače není možné realizovat analogové obvody bez využití masivních odrušovacích technik). Na tyto přechodové moduly budou umístěny konektory vhodné pro vedení diferenčních signálů kabelem. Je navíc možné, že mezi vývody FPGA a kabelovým konektorem bude muset být umístěn výkonový buďič sběrníce, aby byla zachována dostatečná integrita signálů vedených kabely.

V ideálním případě by bylo vhodné, aby počet převodníků mohl být různý. A škálovatelný po dvojici kanálů (efektivně jde o škálování na počet přijímačů).

=== Výběr ADC ===

Na výběru ADC závisí konkrétní formát signálů, který bude veden do FPGA. Formátů, které poskytují dostupné ADC je několik:

* <del>DDR LVDS</del>
  * <del>JEDEC 204B</del>
  * <del>JESD204A</del>
  * <del>Paralel LVDS</del>
  * <del>Serdes</del>
  * serial LVDS

Zatím nejperspektivnější se zdá být použití rozhraní serial LVDS, které potřebuje nejméně differenčních signálových párů, což zjednodušuje konstrukci. (([[http://www.ti.com/lit/pdf/snaa110|Data Converter Serial LVDS Interface Improves Board Routing]]))

Pro realizaci digitalizačního modulu jsou z analogové stránky konstrukce zvláště výhodné obvody typu Ultrasound AFE. Například [[http://www.ti.com/product/afe5801|AFE5801]], které kromě samotného ADC mají již integrované vstupní zesilovače a analogové filtry. Jejich nevýhodou je ale menší bitové rozlišení obvykle 12bit a nemožnost škálovatelnosti jinak než po 4 přijímačích (8 analogových kanálů).

Pokud omezíme výběr ADC požadavkem na sériový LVDS výstup pro každý kanál ADC zvlášť, tak zbyde pouze několik vhodných obvodů. Neboť Texas Instruments vubec takto rychlé prevodniky v 16 bit nevyrábí, a ani jejich pomalejsi nemaji LVDS vystup. Analog Devices naopak neposkytuje ADC se seriovým výstupem dat s bitovou šířkou rozhraní menší než 4bit/kanál.
Na výběr je tak pouze od firmy Linear technology. A to z těchto
modelů; bud [[http://www.linear.com/product/LTC2271|LTC2271]]
A nebo některý ze série [[http://www.linear.com/product/LTC2191|LTC2190-2195]].

<WRAP todo round>
Doplnit tabulku s porovnáním jednotlivých ADC od LT.
</WRAP>

Celá série ADC od LT je víceméně stejná(dokonce jsou převodníky i
navzájem záměnné na stejně navrženém PCB), liší se akorát vzorkovací
frekvencí. Nejpomalejší z nich je však pro 20 MHz. Což asi není až
takový problém. Je ale komplikace v tom, že nejpomalejší
vzorkování na kterém ho lze provozovat je 5 MSPS. 
Všechny převodníky této kategorie jsou taky určitým způsobem
konfigurovatelné. A všechny ADC této kategorie (i jiné než od Linear Technology )mají pro konfiguraci rozhraní SPI.

==== Návrh prototypu ====

Paralelně s testováním vlastností funkčního vzoru bude vytvářen návrh výsledné konstrukce, která bude realizována v podobě prototypu až po ověření vlastností funkčního vzoru. Hlavní změnou v této konstrukci oproti funkčnímu vzoru bude návrh [[cs:s6an|vlastní desky s FPGA]], která bude poskytovat rozhraní PCI Express pro vstupní moduly ADC, které pravděpodobně zůstanou nezměněny, nebo na nich budou opraveny případné chyby.  Moduly ADC se budou dále propojovat s FPGA kabely vhodnými pro vedení differenčních signálů z důvodu zabezpečení lepší RF izolace mezi digitální a analogovou částí zpracování signálu.  Užitečnou vlastností této nové desky s FPGA by byla kompatibilita s modulem [[cs:tbpcie|TBPCIE01A]], který by umožnil připojení FPGA do PC externě přes rozhraní Thunderbolt, které by umožnilo ještě větší variabilitu celé konstrukce digitalizéru  a usnadnílo vyvedení diferenčních signálů mimo skříň počítače. Ze softwarového pohledu by driver FPGA měl zůstat téměř nezměněný, díky zachování rozhraní PCI Express v obou případech.

===== Související stránky =====

* [[cs:adcoctospi|ADCoctoSPI]]
  * [[cs:aras|pokročilá radioastronomická stanice]]

===== Reference =====

==== Existující grabovací karty ====

* [[http://ultraviewcorp.com/displaynews.php?news_id=4|AD8-3000 High Speed Data Acquisition]]
  * [[http://www.muni.cz/research/projects/14245/web/comboi-adc|COMBOI-ADC]]
  * [[http://rtcmagazine.com/articles/view/101915|PX1500-2]]

Problematickými parametry těchto karet jsou zejména velmi vysoká cena, zbytečně vysoká vzorkovací frekvence a malý dynamický rozsah. A nebo velký dynamický rozsah ale naopak extrémně nízká vzorkovací frekvence.

Vyplňte, prosím, všechna písmena v poli, abyste dokázali, že nejste robot. E G G X D Ponechte prosím toto pole prázdné:

Komentář k úpravám

Poznámka: Tím, že editujete tuto stránku, souhlasíte, aby váš obsah byl licencován pod následující licencí: CC Attribution-Noncommercial-Share Alike 4.0 International