cs:proglog
no way to compare when less than two revisions
Rozdíly
Zde můžete vidět rozdíly mezi vybranou verzí a aktuální verzí dané stránky.
Předchozí verze | |||
— | cs:proglog [2020/10/27 12:18] (aktuální) – [PROGLOG01A] povik | ||
---|---|---|---|
Řádek 1: | Řádek 1: | ||
+ | ====== PROGLOG01A ====== | ||
+ | PROGLOG01A je modul s FPGA čipem iCE40 UP5K od Lattice Semiconductor. Zapojení logiky v hradlovém poli lze kompilovat pomocí open-source nástrojů ze sady [[https:// | ||
+ | |||
+ | ===== Použití modulu ===== | ||
+ | |||
+ | ==== Naprogramování schéma ==== | ||
+ | |||
+ | Schéma může být nahráno buď přímo do FPGA, odkud ale bude smazáno vypnutím napájení. Schéma však lze nahrát i do externí paměti FLASH ze které si jej po náběhu napájení FPGA přečte. | ||
+ | |||
+ | Na obě místa lze schéma nahrát pomocí modulu [[cs: |
cs/proglog.txt · Poslední úprava: 2020/10/27 12:18 autor: povik