cs:proglog
Rozdíly
Zde můžete vidět rozdíly mezi vybranou verzí a aktuální verzí dané stránky.
Obě strany předchozí revizePředchozí verze | |||
cs:proglog [2020/10/27 12:17] – [PROGLOG01A] povik | cs:proglog [2020/10/27 12:18] (aktuální) – [PROGLOG01A] povik | ||
---|---|---|---|
Řádek 1: | Řádek 1: | ||
====== PROGLOG01A ====== | ====== PROGLOG01A ====== | ||
- | PROGLOG01A je modul s FPGA čipem iCE40 UP5K od Lattice Semiconductor. Zapojení logiky v hradlovém poli lze kompilovat pomocí open-source nástrojů ze sady [SymbiFlow](https:// | + | PROGLOG01A je modul s FPGA čipem iCE40 UP5K od Lattice Semiconductor. Zapojení logiky v hradlovém poli lze kompilovat pomocí open-source nástrojů ze sady [[https:// |
===== Použití modulu ===== | ===== Použití modulu ===== |
cs/proglog.txt · Poslední úprava: 2020/10/27 12:18 autor: povik