cs:sdrx02
Rozdíly
Zde můžete vidět rozdíly mezi vybranou verzí a aktuální verzí dané stránky.
Obě strany předchozí revizePředchozí verzeNásledující verze | Předchozí verze | ||
cs:sdrx02 [2017/06/08 14:41] – kaklik | cs:sdrx02 [Unknown date] (aktuální) – upraveno mimo DokuWiki (Unknown date) 127.0.0.1 | ||
---|---|---|---|
Řádek 3: | Řádek 3: | ||
Na rozdíl od starší konstrukce SDR přijímače [[cs: | Na rozdíl od starší konstrukce SDR přijímače [[cs: | ||
+ | {{: | ||
- | ===== Kvadraturní směšovač ===== | + | Blokové schéma obsahuje kromě přijímacích větví z anténního pole ještě přijímací větev referenčního GNSS signálu, který slouží k získání přesného času a frekvenčních korekcí. |
+ | ===== Kvadraturní demodulátor ===== | ||
+ | |||
+ | Kvadraturní demodulátor slouží k převedení vysokofrekvenčního vstupního signálu na komplexní I/Q nizkofrekvenční signál. Tento proces využívá směšování signálu se signálem z lokálního oscilátoru. | ||
+ | |||
+ | Kvadraturní směšovače vetšinou využívají architektury, | ||
+ | |||
+ | ==== Integrované směšovače | ||
+ | |||
+ | Existují hotové integrované I/Q demodulátory, | ||
+ | |||
+ | Pro předpokládaný frekvenční rozsah vyhovuje obvod [[http:// | ||
+ | |||
+ | ==== Složené směšovací obvody ==== | ||
+ | |||
+ | Pro některé typy antén, které mají výstupní členy s fázovým posuvem, který je potřeba správně sčítat, je výhodné použít směšovač realizovaný z diskrétních komponent. | ||
+ | Takový směšovač pak může rovnou fázový posuv i využít. | ||
+ | Například SC-QHA anténa má na výstupech kvadraturní signál, který je možné přímo převádět na I/Q signál dvěma standardními směšovači napájenými ze společného zdroje frekvenčního signálu. | ||
Řádek 11: | Řádek 29: | ||
Pro digitalizaci je možné využít rychlé ADC moduly [[cs: | Pro digitalizaci je možné využít rychlé ADC moduly [[cs: | ||
+ | ===== Generátor hodinového signálu ===== | ||
+ | |||
+ | [[cs: | ||
+ | Tím je dosaženo stabilnějších parametrů oscilátoru. Je však potřeba vyřešit [[cs: | ||
===== Výpočetní jednotka ===== | ===== Výpočetní jednotka ===== | ||
Řádek 17: | Řádek 39: | ||
* Možnost integrace s FPGA | * Možnost integrace s FPGA | ||
- | * Vstup pro 10 differenčních LVDS párů. | + | * Vstup pro 10 differenčních LVDS párů |
* Implementace DSP filtrů v FPGA | * Implementace DSP filtrů v FPGA | ||
+ | * Datová propustnost do paměti minimálně 40MB/s na jeden kanál resp. anténu přijímače. | ||
* CPU jednotka na které běží Linux, pokud možno v co nejstandardnější konfiguraci | * CPU jednotka na které běží Linux, pokud možno v co nejstandardnější konfiguraci | ||
- | * Výpočetní jednotka musí mít [[cs: | + | * Výpočetní jednotka musí mít [[cs: |
* Alespoň 1GB RAM operační pamětí (Limituje běh [[cs: | * Alespoň 1GB RAM operační pamětí (Limituje běh [[cs: | ||
* Alespoň 1GHz CPU a minimálně jedno jádro. | * Alespoň 1GHz CPU a minimálně jedno jádro. | ||
* 1Gbit Ethernet rozhraní | * 1Gbit Ethernet rozhraní | ||
- | * Přechodné uložiště pro data - řadič pro SDkartu, SATA rozhraní. | + | * Přechodné uložiště pro data - řadič pro SDkartu/ SATA rozhraní. |
- | Zatím se předpokládá využití jednodeskového počítače [[cs: | + | Zatím se předpokládá využití jednodeskového počítače [[cs: |
cs/sdrx02.1496932867.txt.gz · Poslední úprava: 2017/06/08 14:41 (upraveno mimo DokuWiki)