Uživatelské nástroje

Nástroje pro tento web


cs:sdrx02

Rozdíly

Zde můžete vidět rozdíly mezi vybranou verzí a aktuální verzí dané stránky.

Odkaz na výstup diff

Obě strany předchozí revizePředchozí verze
Následující verze
Předchozí verze
cs:sdrx02 [2017/06/08 14:45] – [Výpočetní jednotka] kaklikcs:sdrx02 [Unknown date] (aktuální) – upraveno mimo DokuWiki (Unknown date) 127.0.0.1
Řádek 3: Řádek 3:
 Na rozdíl od starší konstrukce SDR přijímače [[cs:sdrx|SDRX01B]] by nová konstrukce měla umožnit zpracovávat signály o velké šířce pásma řádově jednotek až desítek MHz ze škálovatelného počtu kanálů. Na rozdíl od starší konstrukce SDR přijímače [[cs:sdrx|SDRX01B]] by nová konstrukce měla umožnit zpracovávat signály o velké šířce pásma řádově jednotek až desítek MHz ze škálovatelného počtu kanálů.
  
 +{{:cs:sdr:coherent_uhf_sdr_receiver.png?650|Bokové schéma přijímače}}
    
-===== Kvadraturní směšovač =====+Blokové schéma obsahuje kromě přijímacích větví z anténního pole ještě přijímací větev referenčního GNSS signálu, který slouží k získání přesného času a frekvenčních korekcí. 
 +===== Kvadraturní demodulátor ===== 
 + 
 +Kvadraturní demodulátor slouží k převedení vysokofrekvenčního vstupního signálu na komplexní I/Q nizkofrekvenční signál. Tento proces využívá směšování signálu se signálem z lokálního oscilátoru.  
 + 
 +Kvadraturní směšovače vetšinou využívají architektury, které vedou na potřebu generování čtyř-fázových hodin. Kvadraturní hodiny jsou generovány interně ze signálu LO, který má dvojnásobnou frekvenci, než je reálná směšovací frekvence LO.  
 + 
 +==== Integrované směšovače ==== 
 + 
 +Existují hotové integrované I/Q demodulátory, které zpracovávají differenční RF signál a jejich výstupem jsou differenční složky komplexního signálu.  
 + 
 +Pro předpokládaný frekvenční rozsah vyhovuje obvod [[http://www.analog.com/media/en/technical-documentation/data-sheets/ADL5387.pdf|ADL5387]]. Který se hodí zejména pro příjem referenčního GNSS signálu.  
 + 
 +==== Složené směšovací obvody ==== 
 + 
 +Pro některé typy antén, které mají výstupní členy s fázovým posuvem, který je potřeba správně sčítat, je výhodné použít směšovač realizovaný z diskrétních komponent.  
 +Takový směšovač pak může rovnou fázový posuv i využít.  
 +Například SC-QHA anténa má na výstupech kvadraturní signál, který je možné přímo převádět na I/Q signál dvěma standardními směšovači napájenými ze společného zdroje frekvenčního signálu. 
  
  
Řádek 11: Řádek 29:
 Pro digitalizaci je možné využít rychlé ADC moduly [[cs:adcdual|]], pro jednokanálový příjem, nebo [[cs:adcoctospi|]]. Tyto moduly by v konstrukci měly být vzájemně komplementární.  Pro digitalizaci je možné využít rychlé ADC moduly [[cs:adcdual|]], pro jednokanálový příjem, nebo [[cs:adcoctospi|]]. Tyto moduly by v konstrukci měly být vzájemně komplementární. 
  
 +===== Generátor hodinového signálu =====
 +
 +[[cs:clkgen|Generátor hodinového signálu]] je potřebný k vytváření vzorkovacího kmitočtu ADC a dále pro generování signálů pro spínané směšovače. V původních konstrukcích byla tato úloha řešena použitím [[cs:gpsdo|GPS disciplinovaného oscilátoru]] využívajícího standardní [[cs:gps|GPS přijímač]]. Toto řešení je však závislé na algoritmech zpracování signálu v použitém přijímači. Pro staniční stacionární aplikace je však vhodnější hodinový signál generovat volně běžícím oscilátorem s nízkým šumem. A pouze zaznamenávat jeho dlouhodobé frekvenční chyby.  
 +Tím je dosaženo stabilnějších parametrů oscilátoru. Je však potřeba vyřešit [[cs:gnss|softwarové zpracování GNSS]].
  
 ===== Výpočetní jednotka ===== ===== Výpočetní jednotka =====
Řádek 21: Řádek 43:
     * Datová propustnost do paměti minimálně 40MB/s na jeden kanál resp. anténu přijímače.     * Datová propustnost do paměti minimálně 40MB/s na jeden kanál resp. anténu přijímače.
   * CPU jednotka na které běží Linux, pokud možno v co nejstandardnější konfiguraci   * CPU jednotka na které běží Linux, pokud možno v co nejstandardnější konfiguraci
-  * Výpočetní jednotka musí mít [[cs:spi|SPI]], nebo [[cs:i2c|I²C]] výstup+  * Výpočetní jednotka musí mít [[cs:spi|SPI]], nebo [[cs:i2c|I²C]] rozhraní pro konfiguraci ADC a dalších komponent přijímače.
   * Alespoň 1GB RAM operační pamětí (Limituje běh [[cs:sw:gnuradio|GNURadia]])   * Alespoň 1GB RAM operační pamětí (Limituje běh [[cs:sw:gnuradio|GNURadia]])
   * Alespoň 1GHz CPU a minimálně jedno jádro.    * Alespoň 1GHz CPU a minimálně jedno jádro. 
   * 1Gbit Ethernet rozhraní   * 1Gbit Ethernet rozhraní
-  * Přechodné uložiště pro data - řadič pro SDkartuSATA rozhraní. +  * Přechodné uložiště pro data - řadič pro SDkartuSATA rozhraní. 
  
-Zatím se předpokládá využití jednodeskového počítače [[cs:parallella]] přímo připojeného na ADC. Spojení bude opět realizováno SATA kabely připojenými přes redukční desku [[cs:BTH2DIFF]]+Zatím se předpokládá využití jednodeskového počítače [[cs:parallella| Parallella]] přímo připojeného na ADC. Spojení bude realizováno differenčními signály připojenými přes redukční desku. Parallella Embedded má k dispozici 24 párů, které lze využít pro připojení až 8mi prvkového anténního pole. 
  
cs/sdrx02.1496933143.txt.gz · Poslední úprava: 2017/06/08 14:45 (upraveno mimo DokuWiki)