Rozdíly

Zde můžete vidět rozdíly mezi vybranou verzí a aktuální verzí dané stránky.

--- cs:adcoctospi [2013/02/11 21:10] – vytvořeno kaklik
+++ cs:adcoctospi [2013/12/23 01:02] – kaklik
@@ Řádek 1: / Řádek 1: @@
 ====== ADCoctoSPI01A ======
-Analogově digitální převodník se základním FPGA. Vstupní konektory jsou diferenciální SATA se řízenou impedancí.
+Rychlý 8mi kanálový analogově digitální převodník. Vstupní konektory jsou diferenciální SATA se řízenou impedancí.
+Výstupním konektorem je sério-paralelní LVDS výstup na diferenční konektor.
+Možné konektory pro diferenční signály jsou:
+  * [[http://en.wikipedia.org/wiki/Hdmi|HDMI]]
+  * [[http://en.wikipedia.org/wiki/Serial_attached_SCSI#Connectors|SAS]]/[[http://en.wikipedia.org/wiki/Serial_ATA|SATA]]
+  * [[http://en.wikipedia.org/wiki/Display_port|DisplayPort]]
+===== Konstrukce modulu =====
+==== Vhodné obvody ====
+Pro realizaci digitalizačního modulu jsou zvláště výhodné obvody typu Ultrasound AFE. Například [[http://www.ti.com/product/afe5801|AFE5801]]
+===== Plán realizace =====
+Celá konstrukce "Digitalizační jednotka  radioastronomického přijímače" nebo
+"Radioastronomy receiver digitalization unit" by měla být koncipována tak, aby byla vhodná pro co nejuniverzálnější digitalizaci signálů z radioastronomických přijímačů. Její plánované využití je například pro systém stanic [[cs:aras|ARAS]], kde je potřebné vyřešit problém digitalizace signálu z anténního pole.
+Důležitými parametry na které je potřeba se při konstrukci zaměřit jsou:
+  * Dynamický rozsah
+  * Fázová stabilita mezi jednotlivými kanály
+  * šum
+  * Vzorkovací jitter.
+Aktuálně je tento problém řešen na profesionální úrovní proprietárními digitalizačními jednotkami (([[http://arxiv.org/abs/1305.3550|LOFAR]])), nebo v amatérských podmínkách soustavou vícekanálových zvukových karet (([[http://fringes.org/|Fringe Dwellers "Simple"]]))(([[http://radiojove.gsfc.nasa.gov/|Radio JOVE Project]]))
+==== Konstrukce funkčního vzoru ====
+V první fázi bude navrhnut a zkonstruován funkční vzor zařízení. K tomuto účelu bude využita již dostupná vývojová deska s FPGA [[http://www.xilinx.com/products/boards-and-kits/EK-V6-ML605-G.htm|ML605]].
+Na tuto vývojovou desku budou navrženy redukční moduly s konektory, které umožní přípojení ADC mimo skříň počítače.
+V ideálním případě by bylo vhodné, aby počet převodníků mohl být různý. A škálovatelný po dvojici kanálů (efektivně jde o škálování na počet přijímačů).