Uživatelské nástroje

Nástroje pro tento web


cs:adcoctospi

Rozdíly

Zde můžete vidět rozdíly mezi vybranou verzí a aktuální verzí dané stránky.

Odkaz na výstup diff

Obě strany předchozí revizePředchozí verze
Následující verze
Předchozí verze
Následující verzeObě strany příští revize
cs:adcoctospi [2013/12/23 01:02] kaklikcs:adcoctospi [2013/12/23 11:43] – [Výběr ADC] kaklik
Řádek 13: Řádek 13:
  
 ===== Konstrukce modulu ===== ===== Konstrukce modulu =====
- 
-==== Vhodné obvody ==== 
- 
-Pro realizaci digitalizačního modulu jsou zvláště výhodné obvody typu Ultrasound AFE. Například [[http://www.ti.com/product/afe5801|AFE5801]] 
  
 ===== Plán realizace ===== ===== Plán realizace =====
Řádek 35: Řádek 31:
  
 V první fázi bude navrhnut a zkonstruován funkční vzor zařízení. K tomuto účelu bude využita již dostupná vývojová deska s FPGA [[http://www.xilinx.com/products/boards-and-kits/EK-V6-ML605-G.htm|ML605]]. V první fázi bude navrhnut a zkonstruován funkční vzor zařízení. K tomuto účelu bude využita již dostupná vývojová deska s FPGA [[http://www.xilinx.com/products/boards-and-kits/EK-V6-ML605-G.htm|ML605]].
-Na tuto vývojovou desku budou navrženy redukční moduly s konektory, které umožní přípojení ADC mimo skříň počítače. +Na tuto vývojovou desku budou navrženy redukční moduly s konektory, které umožní přípojení ADC mimo skříň počítače (neboť v prostředí skříně počítače není možné realizovat analogové obvody bez využití masivních odrušovacích technik). Na tyto přechodové moduly budou umístěny konektory vhodné pro vedení diferenčních signálů kabelem. Je navíc možné, že mezi vývody FPGA a kabelovým konektorem bude muset být umístěn výkonový buďič sběrníce, aby byla zachována dostatečná integrita signálů vedených kabely.
  
 V ideálním případě by bylo vhodné, aby počet převodníků mohl být různý. A škálovatelný po dvojici kanálů (efektivně jde o škálování na počet přijímačů).  V ideálním případě by bylo vhodné, aby počet převodníků mohl být různý. A škálovatelný po dvojici kanálů (efektivně jde o škálování na počet přijímačů). 
  
 +==== Výběr ADC ====
 +
 +Na výběru ADC závisí konkrétní formát signálů, který bude veden do FPGA. Formátů, které poskytují dostupné ADC je několik:
 +
 +  * DDR LVDS
 +  * JEDEC 204B
 +  * JESD204A
 +  * LVDS
 +  * Serdes
 +  * serial LVDS
 +
 +Zatím nejperspektivnější se zdá být použití rozhraní serial LVDS, které potřebuje nejméně differenčních signálových párů, což zjednodušuje konstrukci. (([[http://www.ti.com/lit/pdf/snaa110|Data Converter Serial LVDS Interface Improves Board Routing]]))
 +
 +
 +Pro realizaci digitalizačního modulu jsou z analogové stránky konstrukce zvláště výhodné obvody typu Ultrasound AFE. Například [[http://www.ti.com/product/afe5801|AFE5801]], které kromě samotného ADC mají již integrované vstupní zesilovače a analogové filtry. Jejich nevýhodou je ale menší bitové rozlišení obvykle 12bit a nemožnost škálovatelnosti jinak než po 4 přijímačích (8 analogových kanálů).
 +
 + 
  
      
cs/adcoctospi.txt · Poslední úprava: 2017/06/14 15:05 (upraveno mimo DokuWiki)