Rozdíly

Zde můžete vidět rozdíly mezi vybranou verzí a aktuální verzí dané stránky.

--- cs:xvc_ft220x [2013/10/11 12:51] – kaklik
+++ cs:xvc_ft220x [Unknown date] (aktuální) – upraveno mimo DokuWiki (Unknown date) 127.0.0.1
@@ Řádek 2: / Řádek 2: @@
-[[http://www.mlab.cz/Modules/CPLD_FPGA/XILINX_XVC/XVC_FT220X02A/DOC/XVC_FT220X02A.cs.pdf|Originální dokumentace XVC_FT220X02A]]
+[[http://www.mlab.cz/Modules/CPLD_FPGA/XILINX_XVC/XVC_FT220X02A/DOC/XVC_FT220X02A.cs.pdf|Originální dokumentace XVC_FT220X02A]], [[http://www.ust.cz/shop/product_info.php?products_id=237|Obchod UST]]
 Je sestavou modulů a softwaru, kterou vytvořil [[cs:credits|MIHO]] s cílem získání dostupnější a levnější metody programování hradlových polí Xilinx. Jednotlivé dokumenty jsou dostupné [[http://www.mlab.cz/Server/GenIndex/GenIndex.php?path=%2FModules%2FCPLD_FPGA%2FXILINX_XVC&lang=cs|z výpisu modulů MLAB]],
@@ Řádek 14: / Řádek 14: @@
 ==== Princip funkce ====
-Tento modul vytváří virtuální JTAG programovací kabel s obvodem FTDI FT220X s USB rozhraním na jedné straně a JTAG konektorem na straně druhé. Samotná komunikace s vývojovým prostředím probíhá přes TCP/IP sít, takže hradlové pole se může nacházet na jiném místě, než konstruktér vytvářející schéma.
+Tento modul vytváří virtuální JTAG programovací kabel s obvodem FTDI FT220X s USB rozhraním na jedné straně a JTAG konektorem na straně druhé. Samotná komunikace s vývojovým prostředím probíhá přes TCP/IP sít, takže hradlové pole se může nacházet na jiném místě, než konstruktér vytvářející schéma. Celý systém je ilustrován na následujícím obrázku:
 {{ :cs:fpga:schemacyklu_small.png?direct&500 |}}
+==== Konstrukce modulu ====
+Modul obsahuje v podstatě minimum součástek, protože většina komunikačního protokolu je řešena obslužným programem. Podstatné na modulu jsou proto hlavně indikační LED, jejichž význam je následující:
+^ LED ^ Bava ^ Funkce ^
+|TGT D1 | Červená | Indikuje přítomnost napájecího napětí na konektoru JTAG |
+|ACT D2 | Zelená | Aktivita přenosu dat |
+|USB D3 | Červená | Indikuje přítomnost napájecího napětí z USB |
+Na modulu je dále ještě Jumper J3 označený jako VIO PWR, který slouží k výběru napájení JTAG rozhraní. (Buď 3.3 V z interního stabilizátoru FTDI, nebo TGT napájení z JTAG konektoru).
+Jumper J4 slouží k napájení cílového zařízení z USB +5V.
+==== Použití modulu ====
+K použití modulu je potřeba mít nainstalované vývojové prostředí XILINX s programem iMPACT. A dále pak obslužný program modulu
+=== Obslužný program ===
+Modul je ovládán OpenSource programem [[cs:xvc_software|mlab_xvcd]]. Zatím je funkční verze pro windows, na verzi pro Linux se pracuje.
+=== Používání XILINX ChipScope ===
+ChipScope je šikovný nástroj umožňující sledovat děje v FPGA pomocí integrovaného logického analyzátoru. Je možné jej použít i v kombinaci s XVC. Postupu použití je věnována stránka XVC ChipScope.
+==== Omezení systému ====
+Modul zatím neumožňuje (vlivem nedokončeného programového rozhraní) zapisovat u FPGA obvodů do interní paměti FLASH. V důsledku toho je potřeba při použití tohoto systému nahrát schéma po každém zapnutí napájení a nebo použít programátor [[cs:jtagft2232v|JTAGFT2232V02A]].
+===== Související konstrukce =====
+  * [[cs:s3an|S3AN01A]] - Školní deska s FPGA