Na rozdíl od starší konstrukce SDR přijímače SDRX01B by nová konstrukce měla umožnit zpracovávat signály o velké šířce pásma řádově jednotek až desítek MHz ze škálovatelného počtu kanálů.

Blokové schéma obsahuje kromě přijímacích větví z anténního pole ještě přijímací větev referenčního GNSS signálu, který slouží k získání přesného času a frekvenčních korekcí.

Kvadraturní demodulátor slouží k převedení vysokofrekvenčního vstupního signálu na komplexní I/Q nizkofrekvenční signál. Tento proces využívá směšování signálu se signálem z lokálního oscilátoru.

Kvadraturní směšovače vetšinou využívají spínané architektury, které vedou na potřebu generování čtyř-fázových hodin. Čtyřfázové hodiny jsou generovány interně ze signálu LO, který má dvojnásobnou frekvenci, než je reálná směšovací frekvence LO.

Existují hotové integrované I/Q demodulátory, které zpracovávají differenční RF signál a jejich výstupem jsou differenční složky komplexního signálu.

Pro frekvenční Rozsah navazující na frekvenční rozsah přijímače SDRX01B existuje obvod ADL5387.

Pro digitalizaci je možné využít rychlé ADC moduly adcdual, pro jednokanálový příjem, nebo adcoctospi. Tyto moduly by v konstrukci měly být vzájemně komplementární.

Generátor hodinového signálu je potřebný k vytváření vzorkovacího kmitočtu ADC a dále pro generování signálů pro spínané směšovače. V původních konstrukcích byla tato úloha řešena použitím GPS disciplinovaného oscilátoru využívajícího standardní GPS přijímač. Toto řešení je však závislé na algoritmech zpracování signálu v použitém přijímači. Pro staniční stacionární aplikace je však vhodnější hodinový signál generovat volně běžícím oscilátorem s nízkým šumem. A pouze zaznamenávat jeho dlouhodobé frekvenční chyby. Tím je dosaženo stabilnějších parametrů oscilátoru. Je však potřeba vyřešit softwarové zpracování GNSS.

Potřebné parametry výpočetní jednotky jsou.

• Možnost integrace s FPGA
  • Vstup pro 10 differenčních LVDS párů s bitovou rychlostí 200MHz a více.
  • Implementace DSP filtrů v FPGA
  • Datová propustnost do paměti minimálně 40MB/s na jeden kanál resp. anténu přijímače.
• CPU jednotka na které běží Linux, pokud možno v co nejstandardnější konfiguraci
• Výpočetní jednotka musí mít SPI, nebo I²C rozhraní pro konfiguraci ADC a dalších komponent přijímače.
• Alespoň 1GB RAM operační pamětí (Limituje běh GNURadia)
• Alespoň 1GHz CPU a minimálně jedno jádro.
• 1Gbit Ethernet rozhraní
• Přechodné uložiště pro data - řadič pro SDkartu, SATA rozhraní.

Zatím se předpokládá využití jednodeskového počítače parallella přímo připojeného na ADC. Spojení bude opět realizováno SATA kabely připojenými přes redukční desku BTH2DIFF